• 热门行业
  • 装修建材
  • 家居生活
  • 餐饮食品
  • 母婴教育
  • 电脑办公
  • 服装首饰
  • 汽车工具
  • 家电数码
  • 机械化工
  • 休闲美容
返回上一页
专利状态
一种半导体器件的制备方法
有效
专利申请进度
申请
2021-06-02
申请公布
2021-09-03
授权
2023-12-15
预估到期
2041-06-02
专利基础信息
申请号 CN202110612944.4 申请日 2021-06-02
申请公布号 CN113345911A 申请公布日 2021-09-03
授权公布号 CN113345911B 授权公告日 2023-12-15
分类号 H10B43/35;H10B43/27;H10B41/35;H10B41/27
分类 基本电气元件;
申请人名称 长江存储科技有限责任公司
申请人地址 湖北省武汉市武汉东湖新技术开发区未来三路88号
专利法律状态
  • 2023-12-15
    授权
    状态信息
    授权
  • 2021-09-21
    实质审查的生效
    状态信息
    实质审查的生效;IPC(主分类):H01L27/1157;申请日:20210602
  • 2021-09-03
    公布
    状态信息
    公布
摘要
本发明公开了一种半导体器件的制备方法,先在衬底上交替堆叠层间绝缘层和层间介质层形成以叠层结构,然后形成垂直贯穿叠层结构的沟道结构,再去除层间介质层形成凹槽,最后去除部分层间绝缘层,并在凹槽内填充栅极导体层。其中,在形成沟道结构之前,增加了层间绝缘层的厚度且减小了层间介质层的厚度,因此可以降低形成沟道结构的刻蚀工艺难度,且可以减小层间介质层导致的晶圆应力。另外,在最后去除了增加的层间绝缘层后,还能保证最终叠层结构中层间绝缘层和层间介质层的厚度为各自所需的厚度。