• 热门行业
  • 装修建材
  • 家居生活
  • 餐饮食品
  • 母婴教育
  • 电脑办公
  • 服装首饰
  • 汽车工具
  • 家电数码
  • 机械化工
  • 休闲美容
返回上一页
专利状态
一种测试电路、闪存和测试系统
有效
专利申请进度
申请
2016-12-29
申请公布
2018-07-06
授权
2023-10-31
预估到期
2036-12-29
专利基础信息
申请号 CN201611249254.2 申请日 2016-12-29
申请公布号 CN108257644A 申请公布日 2018-07-06
授权公布号 CN108257644B 授权公告日 2023-10-31
分类号 G11C29/56
分类 信息存储;
申请人名称 兆易创新科技集团股份有限公司
申请人地址 北京市海淀区丰豪东路9号院8号楼1至5层101
专利法律状态
  • 2023-10-31
    授权
    状态信息
    授权
  • 2022-09-16
    著录事项变更
    状态信息
    著录事项变更;IPC(主分类):G11C29/56;变更事项:申请人;变更前:北京兆易创新科技股份有限公司;变更后:兆易创新科技集团股份有限公司;变更事项:地址;变更前:100083 北京市海淀区学院路30号科大天工大厦A座12层;变更后:100094 北京市海淀区丰豪东路9号院8号楼1至5层101
  • 2018-07-31
    实质审查的生效
    状态信息
    实质审查的生效;IPC(主分类):G11C29/56;申请日:20161229
  • 2018-07-06
    公布
    状态信息
    公布
摘要
本发明提供一种测试电路、闪存和测试系统,测试电路包括:第一加压模块,与闪存中至少一个叠栅NMOS管的栅端相连,接收第一耐压控制信号和擦除控制信号,当第一耐压控制信号有效且擦除控制信号无效时,向至少一个叠栅NMOS管的栅端施加正电压;第二加压模块,与闪存中至少一个叠栅NMOS管的PWELL端相连,接收第二耐压控制信号和擦除控制信号,当第二耐压控制信号有效且擦除控制信号无效时,向至少一个叠栅NMOS管的PWELL端施加负电压。本发明在进行耐压测试过程中,存储单元没有Over‑erase效应产生,无需进行Over‑erase Correction的过程,因此,有效减小了耐压测试时间和耐压测试成本。