• 热门行业
  • 装修建材
  • 家居生活
  • 餐饮食品
  • 母婴教育
  • 电脑办公
  • 服装首饰
  • 汽车工具
  • 家电数码
  • 机械化工
  • 休闲美容
返回上一页
专利状态
一种用于并行BCH编码的电路、编码器及方法
有效
专利申请进度
申请
2012-06-20
申请公布
2012-12-12
授权
2016-06-01
预估到期
2032-06-20
专利基础信息
申请号 CN201210204547.4 申请日 2012-06-20
申请公布号 CN102820892A 申请公布日 2012-12-12
授权公布号 CN102820892B 授权公告日 2016-06-01
分类号 H03M13/15
分类 基本电子电路;
申请人名称 记忆科技(深圳)有限公司
申请人地址 广东省深圳市南山区蛇口后海大道东角头东南工贸大厦5楼
专利法律状态
  • 2016-06-01
    授权
    状态信息
    授权
  • 2013-01-30
    实质审查的生效
    状态信息
    实质审查的生效IPC(主分类):H03M 13/15申请日:20120620
  • 2012-12-12
    公布
    状态信息
    公开
摘要
本发明适用于纠错编码领域,提供了一种用于并行BCH编码的电路、编码器及方法,该方法包括:当前周期的输入序列{m(p-1),m(p-2),....,m(0)}按顺序分别与寄存器上一周期的输出高位对应进行异或运算,将运算结果作为选择信号输出至选择器,将P个常数多项式{(xr<<0)mod?g(x),(xr<<1)mod?g(x),....,(xr<<(p-1))mod?g(x)}按顺序分别与0进行选择,将选择结果与寄存器上一周期的输出向高位移位P位后输出进行求和输出至寄存器,作为寄存器当前周期的输出;经过特定数量次运算得到最终编码输出。借此,本发明可以有效缩短路径,使电路时序性能更好,节约面积。